#### PATENT ABSTRACTS OF JAPAN

(11) Publication number:

07161840 A

(43) Date of publication of application: 23 . 06 . 95

(51) Int. CI

## H01L 21/8244 H01L 27/11

(21) Application number: 05306647

(71) Applicant:

SONY CORP

(22) Date of filing: 07 . 12 . 93

(72) Inventor:

SASAKI MASAYOSHI


#### (54) MEMORY CELL FOR STATIC RAM

#### (57) Abstract:

PURPOSE: To make a memory cell for a static RAM fine by improving an increase in the resistance of a bit line and in a capacitance between bit lines.

CONSTITUTION: A memory cell for a static RAM is constituted of a flip-flop which is formed of a first inverter and a second inverter and of two word transistors Q1, Q3 which are connected to the flip-flop, and driver transistors  $Q_2$ ,  $Q_4$  for the first and second inverters are arranged on both sides so as to sandwich a word line 34. In the memory cell, the length Xc of a side in a direction in which the word line 34 for the memory cell is extended is made larger than the length Yc of a side in a direction perpendicular to the word line 34, and a cell shape is constituted to be a transversely long quadrangular shape.

COPYRIGHT: (C)1995,JPO



# 2,71177下 2001,07.27

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-161840

(43)公開日 平成7年(1995)6月23日

(51) Int.CL\*

徽別配号

庁内整理部号 PI

技術表示箇所

H01L 21/8244

27/11

7210-4M

H01L 27/10

381

審査請求 未請求 請求項の数3 OL (全 11 頁)

(21)出顧番号

(22) 出願日

特顧平5-306647

平成5年(1993)12月7日

(71)出顧人 000002185

ソニー株式会社

東京都品川区北岛川6丁目7部35号

(72)発明者 佐々木 正義

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 松陽 秀盛

(54) 【発明の名称】 スタティックRAMのメモリセル

#### (57)【要約】

【目的】 ビット根抵抗、ビット根間容量の増大を改善 してスタティックRAMのメモリセルにおける微細化を 可能にする。

【帯成】 第1のインバータと第2のインバータとで形成したフリップフロップと、該フリップフロップに接続する2個のワードトランジスタQ。、Q。とにより構成され、ワード線34を挟んで両側に第1及び第2のインバータのドライバトランジスタQ。、Q。が配置されてなるスタティックRAMのメモリセルにおいて、メモリセルのワード線34が延在する方向の辺の長さXでをワード線34に垂直な方向の辺の長さYでより大にしてセル形状を横長四角形状に構成する。



10

#### 【特許請求の範囲】

【請求項1】 第1のインバータと第2のインバータと で形成したフリップフロップと、該フリップフロップに 接続する2個のワードトランジスタとにより構成され、 ワード線を挟んで両側に上記第1及び第2のインバータ のドライバートランジスタが配置されてなるスタティッ クR AMのメモリセルにおいて、

メモリセルの前記ワード線が延在する方向の辺の長さが 前記ワード線に垂直な方向の辺の長さより大であること を特徴とするスタティックRAMのメモリセル。

【請求項2】 前記請求項1記載のスタティックRAM のメモリセルにおいて、<u>ワード根と</u>之を挟む<u>2つのドラ</u> イバトランジスタのゲートを失々構成する3つのパター ンがビット線の延長線上で重ならないことを特徴とする スタティックRAMのメモリセル。

【請求項3】 前記請求項1又は2記載のスタティック RAMのメモリセルにおいて、電源線がビット線の延在 する方向に沿って形成されて成ることを特徴とするスタ ティックRAMのメモリセル。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】スタティックR AMのメモリセ ル. 特に、微細化に適したスタティックRAMのメモリ セルに関する。

#### [0002]

【従来の技術】スタティックRAM(以下SRAMと記 す)のメモリセルは、夫々ドライバトランジスタと負荷 **素子とが直列接続された第1、第2のインバータの入力 端子と出力端子とを交差結合して形成したフリップフロ** っプと、2個のワードトランジスタとで構成されてい る。ワードトランジスタの各ゲートはワード線に接続さ れ、各ワードトランジスタの一方の拡散領域が夫々ビッ ト線に接続される。16メガビット以上のメモリ容量を 有するSRAMでは、MOS型の薄膜トランジスタ(T FT)を負荷素子としたメモリセルが主流になってきて いる。

【0003】SRAMのメモリセルにおいては、相互に 交差結合された2つの接続回路、即ち、第1のインバー タのドライバトランジスタとワードトランジスタで構成 される第1接続回路と、第2のインバータのドライバト ランジスタとワードトランジスタで構成される第2接続 回路との特性が互によく揃っていることが動作の安定 性、低電圧下での動作のために必要である。

[0004] しかし、従来、一般的に用いられてきたS RAMのメモリセルでは、図13に示すようなレイアウ ト (パターン構造) がなされている。図13は、SRA Mのメモリセル1の構成部品のうち、半導体基板に形成 したアクティブ領域2,3、4,と、1層目の多結晶シ リコン膜で去々形成されたドライバトランジスタQ』、

Q. . Q. のゲート常極を兼ねる1本のワード線7のレ イアウトを示している。

【0005】この図13のレイアウトでは、ドライバト ランジスタQ、及びワードトランジスタQ、で構成され る第1接続回路と、ドライバトランジスタQ,及びワー ドトランジスタQ, で構成される第2接続回路とのパタ ーン形状が対称でなく、<u>リソグラフィ</u>によるパターンの 変形やマスク合せずれによって、上記第1, 第2の接続 回路の特性が不開いになるという不都合があった。

【0006】図14は、図13と同様のレイアウトのS RAMのメモリセルが、製造工程途中でのパターンの変 形やマスク合せずれの為に、トランジスタQ、、Q、、 Q,, Q, のサイズが変わってしまった例である。

【0007】トランジスタQ、~Q、のサイズがばらば ちに変化すると、当然、上記第1、第2の接続回路の特 性も不揃いになるので、特に、セルサイズが微小にな り、余裕をもった設計ができない状況では、大きな問題 になる。

【0008】とのような問題を避ける1つの提案とし 20 て、例えば図15及び図16で示すように、メモリセル のレイアウトを対称にして、パターンの変形やマスク合 せずれが生じても、上記第1、第2の接続回路の特性の ずれが起こりにくいようにしたSRAMのメモリセル1 0及び20が提案されている。

【0009】図15のSRAMのメモリセル10は、対 称的なパターンの2つのアクティブ領域11,12に対 して、中央部にドライバトランジスタQ,,Q,のゲー ト電極13,14が対称に形成され、セルの上下に2本 のワード線、即ち、ワードトランジスタQ、のゲート電 極を兼ねるワード線15とワードトランジスタQ,のゲ ート電極を兼ねるワード線16が対称的に配置される。 このSRAM10はスプリットワード線(SWL)セル と呼ばれるものである。

【0010】図20のSRAMのメモリセル20は、対 称的なパターンの2つのアクティブ領域21.22に対 して、セル中央にワードトランジスタQ、,Q,の各ゲ ート電極を兼ねる1本のワード線23と、之を挟んでセ ルの上下にドライバトランジスタQ。のゲート電極24 及びドライバトランジスタQ、のゲート電極25が対称 に配置されている。このSRAM20は、センターワー、 上稿 (CWL) セルと呼ばれるものである。

【りり11】上記の図15及び図16のSRAMのメモ リセル10及び20は、いずれも、図13に示したSR AMのメモリセル】とは異なり、レイアウトが対称にな っている。

### [0012]

【発明が解決しようとする課題】上述した図15に示す SRAMのメモリセル10では、1つのセル当り、セル を撌切る2本のワード線15,16が設けられるので、 Q。のゲート電包5, 6と、2個のワードトランジスタ 50 どうしてもセルの縦方向の辺の長さYcが横方向の辺の

長さXcに対して大きくなってしまう。メモリセルの面 精は、長辺×短辺であるから、縦方向の長辺Ycが大き い場合、構方向の短辺Xで側をより小さくしてセルサイ ズを小さく抑えることが必要になる。

【0013】ところで、このSRAMのメモリセル10 では、図17に示すように、ワード線15,16の延在 する方向と垂直な方向に1セル当り2本のピット線1 7、18が設けられ、このビット線17,18を通じて データの書き込み、読み出しが行われる。19は、ビッ ト樽コンタクト部である。

【0014】ビット線17、18としては、主にAI配 銀が用いられるが、メモリセル 10の短辺Xcに対して 2本のA I ビット線 17. 18を配設することは非常に 狭いビット根幅し及びビット根間隔S(いわゆるライン アンドスペース) の加工が必要になる。即ち、細長いメ モリセルであるため、Alビット線17及び18のピッ チP (=L+S) が狭くなる。

【0015】そして、細いAIビット線17, 18のた め、エレクトロマイグレーションやストレスマイグレー ションによる断線不良が発生しやすくなる等の問題があ 20 る。従って、セルサイズの縮小化には限界がある。

【0016】なお、エレクトロマイグレーションとは、 電流の流れに従ってAI原子が少しづつ移動し、部分的 に配線材料 (A1) が欠落してしまう現象である。ま た。ストレスマングレーションとは、AI配根を覆う絶 緑体による応力によってAI原子が移動し、断線に至る 現象である。

【0017】さらに、Al配根幅を細くしなければなら ないことによるビット級17,18の抵抗増大、AI配 根間を狭くしなければならないことによるA 1ビット根 30 間の容量の増大などにより、ビット線の充放電にかかる 時間が増大し、助作速度が遅くなるという問題があっ

【0018】とのように、図15に示したSWLセル1 ()では、短辺Xcを短くする必要性からピット線ピッチ Pを狭くしなければならず、上述した多くの問題が発生

【0019】上述の問題は、図13、図16の夫々のメ モリセル1及び20についても、程度の差こそあれ、同 様の問題が発生することは容易に理解できる。

【0020】本発明は、上述の点に鑑み、メモリセルサ イズを縮小してもビット線のピッチを極力広くできるよ うにしたSRAMのメモリセルを提供するものである。 【0021】また、本発明は、メモリセルサイズを縮小 してもメモリセルの動作安定性に悪影響を与えにくいレ イアウトを有するSRAMのメモリセルを提供するもの である。

[0022]

【課題を解決するための手段】本発明は、第1のインバ ータ68と第2のインバータ69とで形成したフリップ(50~【0030】本実施例においては、先す図1に示すよう

フロップ70と、このフリップフロップ70に接続する 2個のワードトランジスタQ、, Q, とにより構成さ れ、ワード根34を挟んで両側に第1及び第2のインバ ータ68,69のドライバトランジスタQ<sub>1</sub> ,Q<sub>2</sub> が配 置されてなるスタティックRAMのメモリセルにおい て、メモリセルのワード線34が延在する方向の辺31 りの長さXcがワード線34に垂直な方向辺3laの長 さYcより大にして構成する。

【0023】本発明は、上記スタティックRAMのメモ 10 リセルにおいて、ワード椋34と之を挟む2つのドライ バトランシスタQ., Q.のゲート38,37を夫ャ構 成する3つのパターンがビット線65、66の延長線上 で重ならないように構成する。

【0024】本発明は、上記各スタティックRAMのメ モリセルにおいて、電源線54,55をピット線66, 65の延在する方向に沿って形成して構成する。

[0025] 【作用】第1の発明においては、メモリセルのワード線 34が延在する方向の辺31bの長さXcがワード線3 4に垂直な方向の辺31aの長さYcより大となるよう に構成することにより、ワード線34に垂直な方向に沿 って形成する2つのビット粮65,66のビッチPを広り くとることができ、メモリセルサイズの縮小化を可能に する。また、ワード線34を挟んで両側にドライバトラ ンジスタQ、、Q、が配置されたいわゆる対称的なレイ アウトであるので、リソグラフィによるパターンの変形 やマスク合せずれがあっても、交差結合された第1及び 第2の接続回路 (Q.、Q.) 及び (Q.、Q.) の特 性の不揃いはなく、動作安定性が損われない。

【0026】第2の発明においては、さらにワード線3 4と、2つのドライバトランジスタQ., Q, のゲート 37、38とを失々構成する3つのパターンがピット根 65、66の延長線上で重ならないように構成すること により、3つのバターンをワード線34に垂直な方向に 詰めて形成でき、更にメモリセルのワード線に垂直な方 向の辺31aの長さYcを小さくでき、メモリセルの更 なる縮小化が図れる。

【0027】第3の発明においては、電源根54、55 をピット線66、65の延在する方向に沿って形成する 40 ことにより、インバータの負荷素子を構成する薄膜トラ ンジスタQi、Qiのゲート長を大きくできる。また、 セル内の電源線の本数を2本(54、55)の配線で済 ますことができる。

[0028]

【実施例】以下、図面を参照して本発明の実施例を説明

【0029】図1~図4は本実施例に係るSRAMのメ モリセルの製造工程順のレイアウト、図5は完成された SRAMのメモリセルの等価回路を示す。

にメモリセルを構成する領域即ちセル領域31をワード 銀の延在する方向の辺31bの長さ(機幅) Xcをワー ド線に垂直な方向の辺3laの長さ(根幅)Ycより大 (Xc>Yc) としたいわゆる横長四角形状に形成す る。つまり、セル領域3 l はワード線の延在方向を長辺 とし、之に垂直な方向を短辺とした横長形状にする。こ の債長四角形状については、後述する。

【003】】との構長形状のセル領域31に、左右対称 に2つのアクティブ領域32、33を形成し、ゲート格 縁麟を介してセル領域31の中央を長辺31hに沿って 10 両アクティブ領域32,34を横切る1本のワード線3 4を形成する。

【0032】ワード線34は、中心に対して左右対称の 形状をなし、一方のアクティブ領域32で形成されるワ ードトランジスタQ、のゲート電極35及び他方のアク ティブ領域33で形成されるワードトランジスタQ』の ゲート電極36を兼ねている。

【0033】さらに、この中央のワード線34を挟んで 上下側に夫々ゲート絶縁膜を介してアクティブ領域33 に形成されるドライバトランジスタQ。のゲート電極3 20 7及びアクティブ領域32に形成されるドライバトラン ジスタQ」のゲート電極38を形成する。両ゲート電極 37及び38は夫々長辺31りに沿うように、且つ対称 的なパターンを有してワード線34に平行に形成され

【0034】 ここで、ワードトランジスタQ, 、Q, の ゲート長1、は、ドライバトランジスタQ」、Q、のゲ ート長1、より大となるように各ゲート電極35、36 がワード線34の他部より幅広に、即ち、互いに反対方 向に突出するようにして幅広に形成される。

【0035】また、アクティブ領域32, 33におい て、ドライバトランジスタQ。, Q.のゲート幅w。が ワードトランジスタQ,、Q,のゲート幅w,より大と なるように、ドライバトランジスタQz , Q, のチャン ネル幅がワードトランジスタQ、、Q、のチャンネル幅 より広く形成される。

【0036】さらに、爾後形成されるビット線の延長線 上で3つのパターン、即ちワード根34とドライバトラ ンジスタQ,、Q,のゲート電極38、37とが重なら ないように、各ゲート電極38,37は、短く形成され 40 る。即ち、ドライバトランジスタQ。、Q。の各ゲート 電極37及び38の一端は夫ャワードトランジスタQ. 及びQ、のゲート電極36及び35に重なるも、各ゲー ト電極37及び38の他端はワードトランジスタQ,及 びQ,のゲート電極35及び36に重ならないようにレ イアウトされる.

【0037】ワード線34及び各ゲート電極37、38 は例えば1層目の多結晶シリコン膜で形成される。

【0038】次に、図2に示すように、ワード線34及

による層間絶縁膜を介してインバータの交差結合の配線 と負荷素子となるMOS型の薄膜トランジスタのゲート 電便を兼わる互いのパターンが対称となる2つの例えば 2層目の多結晶シリコン膜46、47を形成する。

【0039】一方の多結晶シリコン膜46は、ワードト ランジスタQ,の記憶ノード側領域41とドライバトラ ンジスタQ、のゲート電極37の他端間に跨がるパター ンに形成され、他方の多結晶シリコン膜47はワードト ランジスタQ,の記憶ノード側領域42とドライバトラ ンジスタQ、のゲート電極38の他端間に跨がるパター ンに形成される。

【0040】そして、多結晶シリコン膜46の一端は層 間絶縁膜のコンタクト孔を通してワードトランジスタQ 、の記憶ノード側領域41に接続される。50はそのコ ンタクト部を示す。また、多結晶シリコン腺47の一蝗 は、層間絶縁膜のコンタクト孔を通してワードトランジ スタQ』の記憶ノード側領域42に接続される。51は そのコンタクト部を示す。

【0041】なお、仮想線59、60は爾後形成される 負荷素子とのコンタクト部、仮想線62は爾後形成され るビット線コンタクト部、仮想線63は爾後形成される 接地線コンタクト部である。

【りり42】次に、図3に示すように、ゲート絶縁膜を 介して夫々負荷素子である薄膜トランジスタQ、、Q。 のチャネル領域、ソース領域及びドレイン領域となるア クティブ領域52,53と電源根54.55を兼ねる互 いのパターンが対称となる2つの例えば3層目の多結晶 シリコン膜56、57を形成する。電源線54、55は ワード線34に垂直な方向に沿って形成され、アクティ 30 ブ領域52,53は各電源線54,55の中間より斜め に延長するように形成される。

【0043】アクティブ領域56のドレイン領域はシエ アドコンタクト方式により同一コンタクト孔を通して1 層目の多結晶シリコン膜によるドライバトランジスタQ 。のゲート電勧37と2層目の多結晶シリコン膜47の 他端に同時に接続される。59はそのコンタクト部であ る。アクティブ領域56のソース領域は電源線54に接 続されている。また、アクティブ領域57のドレイン領 域は、同様にシエアドコンタクト方式により、コンタク ト孔を運して 1 層目の多結晶シリコン膜によるドライバ トランジスタQ。のゲート電極38と2厘目の多結晶シ リコン膜46の他端に同時に接続される。60はそのコ ンタクト部である。アクティブ領域56のソース領域は 電源線5.5に接続されている。

【0044】次に、図4に示すように、例えばSiO。 膜による層間絶縁膜を介してピット線コンタクト部62 を除く他部全面に4厘目の多結晶シリコン膜64を形成 する。この4層目の多結晶シリコン膜64は、接地線と なっており、コンタクト孔を通じてドライバトランジス びゲート電極37,38を含む全面に例えばSiO,腺 SOPO PO Q ,

特別平7-161840

ンタクト部である。

【0045】そして、4層目の多結晶シリコン時64上に、例えばSiO、膜による層間絶婦膜を介してAI配 根による2本のビット根65及び66を電源根54、5 5に平行に、即ちワード線34に垂直な方向に形成し、 一方のビット線65の一部をコンタクト孔を通してワードトランジスタQ、のビット線側領域に接続し、他方の ビット根66の一部をコンタクト孔を通してワードトランジスタQ、のビット規側領域に接続し、

【0046】なお、この他に、ソフトエラー対策として 10 キャパシタを付加する場合の多結晶シリコン層の追加、 2層AI構造としてワード線をシャントするなどの付加 的な様成は必要に応じて行うことができる。

【0047】また、ゲート電極37、38及びワード線34を構成する1層目の多結晶シリコン膜と4層目の多結晶シリコン膜64としては、LSIで一般的に用いられているタングステンシリサイド(WSIX) 膜と多結晶シリコン膜の債層構造のいわゆるポリサイド膜を用い、配線の低抵抗化を図ることが好ましい。

【0048】とのようにして、目的の薄膜トランジスタ 20 セルを実現できる。 (TFT) 負荷型のSRAMのメモリセル67を構成す 【0053】上述のる。 32、33の間隔を

【0049】とのSRAMのメモリセル67は、図5の等価回路で示すように、ドライバトランジスタQ。及び 薄膜トランジスタからなる負荷素子Q。が直列接続された第1のインバータ68と、ドライバトランジスタQ。及び薄膜トランジスタからなる負荷素子Q。が直列接続された第2のインバータ69との入力端子及び出力端子を交差結合して形成したフリップフロップ70と2個のワードトランジスタQ。、Q。とで特成され、ワードトランジスタQ。。Q。のゲートがワード線34に接続され、各ワードトランジスタQ。及びQ。の夫々のビット線側領域が対応するビット線65及び66に接続された回路常成を有する。

【0050】一方、前述したメモリセル67のセル形状は、ビット線遅延時間からも選定される。図6~図12は夫々セル面積を3.3μm²,3.5μm²,4.0μm²,4.5μm²,5.0μm²,5.5μm²,6.0μm²,5.5μm²,6.0μm

【0051】 【表1】

	· ·		
	\$	Хc	
3.	3 ռա <sub>3</sub>	1. 8 µm	
3.	5	1. 8	
4.	0	1.9	
4.	5	2. 1	
5.	0	2. 3	
5.	5	2. 4	
6.	0	2. 5	

【0052】この表1によれば、セル面積5がほぼX c に近い関係 (5 年 X c ) となる。このことからセル寸法の版構比が 1:1以上で構の方が長ければよいといえる。また、図6~図12より、横幅X c が表1より小さくなると、ビット線遅延時間が急激に増大してゆくことがわかる。従って、メモリセルの形状として、縦横比1:1をめどにして、それよりも横幅X c を縦幅 Y c より広くすれば、ビット線遅延時間を小さく抑えたメモリセルを車項でよる。

【0053】上述の本実施例によれば、アクティブ領域32、33の間隔を広くとり、メモリセル67の中央部にワード線34を襟断するように配置し、このワード線34を挟む上下両側にドライバトランジスタのゲート電極37、38を互いの位置がずれるように、且つワード線34に平行となるように配置することにより、積方向(ワード線の延在する方向)に長いメモリセルのレイアウトが得られる。さらに、上層の2層目、3層目及び4層目の多結晶シリコン層もこのレイアウトに対応した配置をすることができる。

【0054】そして、本実施例のSRAMのメモリセル67は、いわゆる構長四角形状に構成されるので、AIピット線65、66のピッチP(=L+S)を従来に比べてゆるく設計することができる。例えば図15のSWLセル10と比較すると、本実施例ではピッチが1.07μmであるのに対し、図15のメモリセル10のピッチは0.65μmであり、本実施例の方が約65%もゆるい設計が可能となる。

【0055】また、図16のCWLセル20と比較しても、図から明らかなように、本実施例の方がA1ビット 報65、66のビッチPをゆるく設計できる。

【0056】従って、本発明のメモリセルは、A1ビット線に係るエレクトロマイグレーションやストレスマイグレーションによる筋根不良が発生せず、A1ビット線の信頼性が改善される。また、ビット線の抵抗、ビット線間の寄生容量が抑えられ、ビット線の充放電の速度が改善されて動作速度の大巾な改善が図れる。

【0057】また、0.25μmルールで設計した本実 施例のメモリセル67のセル面積は1.6μm×2.1 50 5μm=3.44μm<sup>4</sup>である。図16に示したCLW セル20のセル面積は1.5μm×2.2μm=3.3μm<sup>1</sup>であり、本実施例のメモリセル67はこれに比べてセル面積で約4%の増加にすぎず。図15のSWLセル10のセル面積の1.3μm×2.8μm=3.64μm<sup>1</sup>よりは小さい。従って、本実施例のメモリセル67は微小化に着する。さらに、メモリセル67のレイアウトが基本的に対称であるので、パターンくずれ、マスク合せずれに対しても動作安定性が損なわれることが少ない。

#### [0058]

【発明の効果】本発明によれば、メモリセルサイズを縮小しても、ビット線のピッチを極力広くすることができ、AIビット線の信頼性が向上し、またビット線の充放電にかかる時間の増大が抑えられ、動作速度が改善される。

【0059】また、セルのレイアウトが基本的に対称であるのでセルサイズを縮小してもセルの動作安定性を損なうことがない。従ってSRAMの更なる縮小化が可能となる。

#### 【図面の簡単な説明】

【図1】本発明によるSRAMのメモリセルの製造工程図(その1)である。

【図2】本発明によるSRAMのメモリセルの製造工程図(その2)である。

【図3】本発明によるSRAMのメモリセルの製造工程図(その3)である。

【図4】本発明によるSRAMのメモリセルの製造工程図(その4)である。

【図5】本発明によるSRAMのメモリセルの等価回路 図である。

【図6】セル面積が3.3 $\mu$ m<sup>4</sup> のときのセルの積幅X c をパラメータとしたビット根遅延時間のビット線幅依存性を示すグラフである。

【図7】セル面積が3.5μm4のときのセルの積幅Xcをバラメータとしたビット線遅延時間のビット線幅依存性を示すグラフである。

【図8】セル面積が4.0 $\mu$ m<sup>4</sup> のときのセルの積幅X c をパラメータとしたビット根遅延時間のビット線幅依存性を示すグラフである。

【図9】セル面積が4.5 μm\* のときのセルの積幅X cをパラメータとしたビット根遅延時間のビット線幅依存性を示すグラフである。

【図10】セル面積が5.0ヵm<sup>1</sup> のときのセルの構幅 X c をパラメータとしたビット模型延時間のビット模幅 依存性を示すグラフである。

【図11】セル面積が5.5μm<sup>4</sup> のときのセルの積幅 Xcをパラメータとしたビット線遅延時間のビット線幅 依存性を示すグラフである。

10 【図12】セル面積が6.0μm\*のときのセルの機幅 Xcをパラメータとしたビット線遅延時間のビット線幅 依存性を示すグラフである。

【図13】従来のSRAMのメモリセルのレイアウトを示す常成図である。

【図14】図13のSRAMのメモリセルにおいて、製造工程途中でのバターンの変形や合せずれにより、レイアウトが変形した構成図である。

【図15】従来のSWLセルのレイアウトを示す構成図である。


20 【図16】従来のCWLセルのレイアウトを示す構成図である。

【図17】図15のSWLセルのビット線のレイアウト を示す構成図である。


#### 【符号の説明】

- 31 セル領域
- 32.33 アクティブ領域
- 34 ワード線
- 35、36 ワードトランジスタのゲート電極
- 37、38 ドライバトランジスタのゲート電極
- 10 46.47 2層目の多結晶シリコン膜
  - 41.42 記憶ノード側領域
  - 52、53 アクティブ領域
  - 54.55 電源線
  - 56、57 3層目の多結晶シリコン膜
  - 64 4層目の多結晶シリコン膜
  - 65.66 A1ピット線
  - 50、51,59,60、62,63 コンタクト部
  - 67 SRAMのメモリセル

特別平7-161840




本実施例に係る製造工役団(その4)




特開平7-161840

0.7




ビット終選延時間の ビット線編依在性のグラフ




(9)


特別平7-161840




ビット報送延時間の ビット整備依準性のグラフ



ピット級選送時間の ピット級領依存性のグラフ





ビット線提延特同の ビット線解依存性のグラフ




ビット線塞競時間の ビット線解放存性のグラブ (10)

特開平7-161840





[図15]



<u>20</u>

[図16]

(11)

特開平7-161840

[図17]

